Projektowanie analogowych układów scalonych CMOS o strukturze sieci neuronowej do przetwarzania obrazów i sygnałów.
| dc.contributor.author | Kowalski, Jacek | |
| dc.date.accessioned | 2016-07-14T06:41:59Z | |
| dc.date.available | 2016-07-14T06:41:59Z | |
| dc.date.issued | 2012 | |
| dc.description.abstract | W monografii przedstawiono wyniki prac autora dotyczące projektowania i testowania prototypowych, analogowych układów scalonych CMOS, odpowiednich do neuronowego przetwarzania obrazów i sygnałów, na przykładzie trzech zaprojektowanych i przetestowanych układów scalonych. Układy zostały wykonane przez konsorcjum Europractice w różnych technologiach CMOS, tj. 2,4 μm, 0,8 μm oraz 0,35 μm. W zaprojektowanych układach oprócz właściwej sieci neuronowej implementowano specjalne struktury testowe, które umożliwiły wykonanie pomiarów podstawowych bloków funkcjonalnych sieci. Pozwoliło to na porównanie wyników symulacji z pomiarami oraz na uzyskanie informacji wykorzystanych do budowy stanowiska do testowania poprawności działania wykonanych układów scalonych. Dla każdego układu zaprojektowano specjalne stanowisko pomiarowe, które umożliwiło weryfikację doświadczalną działania danej sieci neuronowej. | pl_PL |
| dc.description.abstract | This monograph summarizes Author’s research in the field of designing and testing CMOS prototype analog-integrated-circuit neural networks for image and signal processing. Three chips are presented which implement three various types of neural networks. The circuits have been designed using different CMOS technologies offered by Europractice, i.e. 2,4 μm, 0,8 μm and 0,35 μm ones. Apart from a main neural network, special test structures have been implemented in the circuits. The test structures enable the neural-network basic building blocks to be measured. This allows us to compare simulation with measurement results and provides some information needed for proper designing the integrated-circuit functional-test set-up. A special test set-up has been realized for each integrated circuit to perform functional verification of a given neural network. | en_EN |
| dc.identifier.issn | 0137-4834 | |
| dc.identifier.other | 0000035464 | |
| dc.identifier.uri | http://hdl.handle.net/11652/1281 | |
| dc.language.iso | pl | pl_PL |
| dc.publisher | Wydawnictwo Politechniki Łódzkiej | pl_PL |
| dc.relation.ispartofseries | Zeszyty Naukowe / Politechnika Łódzka Nr 1113; | |
| dc.relation.ispartofseries | Rozprawy Naukowe / Politechnika Łódzka z. 420; | |
| dc.subject | układy scalone liniowe - podręczniki akademickie | pl_PL |
| dc.subject | Linear integrated circuits - Academic Textbooks | en_EN |
| dc.title | Projektowanie analogowych układów scalonych CMOS o strukturze sieci neuronowej do przetwarzania obrazów i sygnałów. | pl_PL |
| dc.title.alternative | Designing CMOS analog integrated circuits to implement neural networks for image and signal processing. | en_EN |
| dc.type | Książka | pl_PL |