Show simple item record

dc.contributor.authorKowalski, Jacek
dc.date.accessioned2016-07-14T06:41:59Z
dc.date.available2016-07-14T06:41:59Z
dc.date.issued2012
dc.identifier.issn0137-4834
dc.identifier.other0000035464
dc.identifier.urihttp://hdl.handle.net/11652/1281
dc.description.abstractW monografii przedstawiono wyniki prac autora dotyczące projektowania i testowania prototypowych, analogowych układów scalonych CMOS, odpowiednich do neuronowego przetwarzania obrazów i sygnałów, na przykładzie trzech zaprojektowanych i przetestowanych układów scalonych. Układy zostały wykonane przez konsorcjum Europractice w różnych technologiach CMOS, tj. 2,4 μm, 0,8 μm oraz 0,35 μm. W zaprojektowanych układach oprócz właściwej sieci neuronowej implementowano specjalne struktury testowe, które umożliwiły wykonanie pomiarów podstawowych bloków funkcjonalnych sieci. Pozwoliło to na porównanie wyników symulacji z pomiarami oraz na uzyskanie informacji wykorzystanych do budowy stanowiska do testowania poprawności działania wykonanych układów scalonych. Dla każdego układu zaprojektowano specjalne stanowisko pomiarowe, które umożliwiło weryfikację doświadczalną działania danej sieci neuronowej.pl_PL
dc.description.abstractThis monograph summarizes Author’s research in the field of designing and testing CMOS prototype analog-integrated-circuit neural networks for image and signal processing. Three chips are presented which implement three various types of neural networks. The circuits have been designed using different CMOS technologies offered by Europractice, i.e. 2,4 μm, 0,8 μm and 0,35 μm ones. Apart from a main neural network, special test structures have been implemented in the circuits. The test structures enable the neural-network basic building blocks to be measured. This allows us to compare simulation with measurement results and provides some information needed for proper designing the integrated-circuit functional-test set-up. A special test set-up has been realized for each integrated circuit to perform functional verification of a given neural network.en_EN
dc.language.isoplpl_PL
dc.publisherWydawnictwo Politechniki Łódzkiejpl_PL
dc.relation.ispartofseriesZeszyty Naukowe / Politechnika Łódzka Nr 1113;
dc.relation.ispartofseriesRozprawy Naukowe / Politechnika Łódzka z. 420;
dc.subjectukłady scalone liniowe - podręczniki akademickiepl_PL
dc.subjectLinear integrated circuits - Academic Textbooksen_EN
dc.titleProjektowanie analogowych układów scalonych CMOS o strukturze sieci neuronowej do przetwarzania obrazów i sygnałów.pl_PL
dc.title.alternativeDesigning CMOS analog integrated circuits to implement neural networks for image and signal processing.en_EN
dc.typeKsiążkapl_PL


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record