Projektowanie analogowych układów scalonych CMOS o strukturze sieci neuronowej do przetwarzania obrazów i sygnałów.
Ładowanie...
Data
2012
Autorzy
Tytuł czasopisma
ISSN czasopisma
Tytuł tomu
Wydawca
Wydawnictwo Politechniki Łódzkiej
Abstrakt
W monografii przedstawiono wyniki prac autora dotyczące projektowania
i testowania prototypowych, analogowych układów scalonych CMOS, odpowiednich
do neuronowego przetwarzania obrazów i sygnałów, na przykładzie
trzech zaprojektowanych i przetestowanych układów scalonych. Układy zostały
wykonane przez konsorcjum Europractice w różnych technologiach CMOS,
tj. 2,4 μm, 0,8 μm oraz 0,35 μm. W zaprojektowanych układach oprócz właściwej
sieci neuronowej implementowano specjalne struktury testowe, które umożliwiły
wykonanie pomiarów podstawowych bloków funkcjonalnych sieci. Pozwoliło to
na porównanie wyników symulacji z pomiarami oraz na uzyskanie informacji
wykorzystanych do budowy stanowiska do testowania poprawności działania
wykonanych układów scalonych. Dla każdego układu zaprojektowano specjalne
stanowisko pomiarowe, które umożliwiło weryfikację doświadczalną działania
danej sieci neuronowej.
This monograph summarizes Author’s research in the field of designing and testing CMOS prototype analog-integrated-circuit neural networks for image and signal processing. Three chips are presented which implement three various types of neural networks. The circuits have been designed using different CMOS technologies offered by Europractice, i.e. 2,4 μm, 0,8 μm and 0,35 μm ones. Apart from a main neural network, special test structures have been implemented in the circuits. The test structures enable the neural-network basic building blocks to be measured. This allows us to compare simulation with measurement results and provides some information needed for proper designing the integrated-circuit functional-test set-up. A special test set-up has been realized for each integrated circuit to perform functional verification of a given neural network.
This monograph summarizes Author’s research in the field of designing and testing CMOS prototype analog-integrated-circuit neural networks for image and signal processing. Three chips are presented which implement three various types of neural networks. The circuits have been designed using different CMOS technologies offered by Europractice, i.e. 2,4 μm, 0,8 μm and 0,35 μm ones. Apart from a main neural network, special test structures have been implemented in the circuits. The test structures enable the neural-network basic building blocks to be measured. This allows us to compare simulation with measurement results and provides some information needed for proper designing the integrated-circuit functional-test set-up. A special test set-up has been realized for each integrated circuit to perform functional verification of a given neural network.
Opis
Słowa kluczowe
układy scalone liniowe - podręczniki akademickie, Linear integrated circuits - Academic Textbooks